| |
|
Seminar "Professional Layout": CAD-Design für Leiterplatten
| Termine: |
Das Seminar wird im Verbund mit einem einwöchigen Altium-Training für Fortgeschrittene der Firma Leonardy Electronics angeboten: |
| |
|
| |
21.05.2012, 9.00 bis 17.00 Uhr, Hotel Rebstock, Laufenburg |
| |
09.07.2012, 9.00 bis 17.00 Uhr, Leonardy Electronics, Bitburg |
| |
17.09.2012, 9.00 bis 17.00 Uhr, Hotel Rebstock, Laufenburg |
| |
19.11.2012, 9.00 bis 17.00 Uhr, Hotel Rebstock, Laufenburg |
| |
|
| Gebühren: |
Das Seminar kann auch ohne das anschließende Training als 1-Tages-Veranstaltung zum Preis von Euro 695,00 zzgl. MwSt. gebucht werden. |
| |
|
| Anmeldung: |
Weitere Informationen sowie ein Anmledeformular erhalten Sie über die Firma Leonardy Electronics: training@leonardy.de |
 |
Einflussfaktoren
Interdisziplinäre Beziehungen zwischen Design, Leiterplattenproduktion und Baugruppenproduktion.
|
Umgebungsbedingungen
Außer den mechanischen Anforderungen gibt es eine Vielzahl weiterer Umgebungsbedingungen, denen das Produkt genügen muss und die bereits im Design Berücksichtigung finden müssen.
|
|
 |
Thermo-Design
Eigenwärme und Umgebungswärme. Maßnahmen zur Wärmekontrolle und Wärmeabfuhr
|
Produktionstechnologie
Allgemeine Produktionsanforderungen.
Hintergründe von Designanforderungen und Designregeln vor dem Hintergrund der Produktionsmöglichkeiten.
|
 |
 |
Multilayer-Aufbau
Leiterplattenklassen, Aufbaustrategien und Aufbauregeln für Multilayer. Multilayersysteme
|
Kontaktierungsstrategien
Bohrklassen, Definition des "aspect-ratio" für Buried Vias, Blind Vias und Durchkontaktierungen. Grenzbereiche und maximal kontaktierbare Lagenabstände. Zuschläge auf CAD-Vorgaben. Enddurchmesser und DK-Kupfer
|
 |
 |
Signalintegrität
Grundlagen für die Funktion von Leitungen auf Leiterplattenmaterialien. Signalgeschwindigkeiten auf verschiedenen Basismaterialen. Crosstalk.
|
High-Speed-Design
Schaltfrequenzen. Rise-and Fall-Times. Kritische Leitungslänge. Evaluierung, wann High-Speed-Regeln einzuhalten sind.
|
 |
 |
Impedanzen
Single-Ended- und Differentielle Impedanzen. Berechnungsbeispiele. Beispiele für den Aufbau impedanzdefinierter Multilayer. Toleranzen und Fehlerbetrachtung.
|
Multilayersysteme
Aufbau von Multilayersystemen. Lösungsstrategien für Anforderungen aus dem Bereich der Signalintegrität und der EMV. Referenzplanes. Breitbandentkopplung und MultiPowerSysteme.
|
|
 |
Bibliotheken
Bibliothekselemente und Aufbau von CAD-Bibliotheken unter Berücksichtigung von Baugruppenproduktion und Lötverhalten.
|
Layer-Definition
Layerfunktion und Zuordnung im CAD-System. Materialeigenschaften und Materialdatenbanken.
|
|
 |
Schaltplan und Netzlisten
Schaltplanelemente. Schaltplanübernahme. Netzlisten. Constraints.
|
Mechanik-Definition
Board-Outline und Montagebohrungen. Sperrflächen und Bereiche mit Restriktionen. Bauhöhenbegrenzungen.
|
|
 |
Bauteil-Platzierung
Funktionsgruppen. Raumaufteilung. Prioritäten bei der Platzierung.
|
Designstrategie
Rasterwahl. Fan-Out. Zweiseitige und vierseitige Bauteile.
|
|
 |
Fan-Out Matrix-Bauteile
ViasInPads. Lagenaufbauten mit Microvias. Rasterwahl. Routingkanäle.
|
Fan-Out
Berechnung einzusetzender Via-Größen und Leiterbahnbreiten. Evaluierung der benötigten Lagenzahl.
|
|
 |
Design-Rule-Check
Pflichtprüfungen. Optionale Prüfungen. Einstellmöglichkeiten. Strategische Aufbau des DRC.
|
Postprozess
Gerberdatenausgabe. Einstellparameter für Gerberdaten. Bohrdatenausgabe. Einstellparameter für Bohrdaten. Pick-and-Place Daten.
|
|
 |
Dokumentation
Layoutdokumentation. Lagenaufbaudokumente. Bestückungspläne. Änderungsdokumentation.
|
Wer wird in diesem Seminar
angesprochen?
Das Seminar informiert umfassend über die Grundlagen des CAD-Designs für Leiterplatten. Heute bedeutet CAD-Design deutlich mehr, als lediglich zwei Punkte am Bildschirm miteinander zu verbinden. Der Designer muss umfassende Kenntnisse der Umgebungsbedingungen, der Fertigungstechnologie sowohl von Leiterplatte als auch Baugruppe haben.
Angefangen bei der Betrachtung der Umgebungsbedingungen für den Einsatz der Baugruppe werden diese nötigen Kenntnisse für ein erfolgreiches und kosteneffektives Leiterplattendesign vermittelt. Dazu gehört die Erstellung der Bibliothek ebenso wie Fan-Out-Strategien und High-Speed-Design, das bedingt durch die Miniaturisierung auch im ASIC-Bereich zukünftig zum Standard werden wird.
Die Auswirkungen dieser "Technologietreibenden Bausteine" (µBGA, Flip Chip) auf Produzierbarkeit und Kostenstruktur des Designs und der Baugruppe werden vor dem Hintergrund aktueller Fertigungstechnologien aufgezeigt.
Besonderes Augenmerk wird auf die Dokumentation und den Postprozess gelegt, um Reibungen zwischen Entwicklung und Fertigung zu vermeiden.
Die enge Zusammenarbeit zwischen Schaltungsentwicklung, Mechanik und Leiterplattendesign wird zunehmend wichtiger, daher wendet sich dieses Seminar nicht ausschließlich an Designer, sondern auch an Konstrukteure und Schaltungsentwickler.
Auch für die CAM-Bearbeiter/innen der LP-Hersteller ergibt sich ein Einblick in die Problemstellungen, mit denen die Elektronikentwicklung heute konfrontiert ist und fördert über das bessere Verständnis eine bessere Zusammenarbeit.
Entscheidungsträger in den Bereichen Design, Leiterplatte und Baugruppe finden die Zusammenhänge übersichtlich und strukturiert aufgeführt, um jederzeit ihre Beratungskompetenz zu untermauern.
Ihr Referent
 |
Arnold Wiemers ist der Leiterplatte seit 1983 verbunden. Von 1985 bis 2009 war er bei der ILFA GmbH in Hannover beschäftigt.
Er war dort verantwortlich für die Fachbereiche CAD und CAM, für die Auftragsvorbereitung und für die technische Dokumentation der Firma ILFA im Internet.
Er arbeitet seit 1982 als freier Softwareentwickler, vornehmlich für branchentypische Applikationen im Bereich der Leiterplatte, wie die Kalkulation und die Fertigungssteuerung von Leiterplatten.
|
Seit 2009 ist er Teilhaber und Technischer Direktor der LeiterplattenAkademie.
Diverse Fachveröffentlichungen. Referent für Seminare, Konferenzvorträge und Workshops zum Thema Leiterplattentechnologie (MFT, MPS, Impedanz, Multilayersysteme, Gerber, Designregeln, LP2010).
Vom IPC zertifizierter CID, CID+ und Instructor. FED-Designer und FED-Referent. Mitarbeit am Schulungskonzept des FED. Mitarbeit in der internationalen "Projektgruppe Design" des FED und des VdL.
|
